Algorithms and VLSI Architectures for Low-Density Parity-Check Codes
2017-06-30
org.kosen.entty.User@6db4ff47
강용훈(kangyh)
행사&학회소개
1. The Min-Sum Algorithm
2. A Decoder Architecture for LDPC Soft-Decision Decoding
2. A Decoder Architecture for LDPC Soft-Decision Decoding
보고서작성신청
반도체 칩의 성능이 비약적으로 발전하고 소자가 미세화되고 회로의 복잡도가 높아짐에 따라 오류의 발생가능성도 점차 높아지고 있는 추세임. 이미 SSD와 같이 NAND 플래시에서는 널리 사용되는 Error Correction에 강력한 도구인 LDPC 알고리즘은 점차 전반적인 시스템까지도 확대되어 사용되어 질 것으로 예상됨. 이에 이를 구현하기 위한 효과적인 방법론에 대해 이해할 수 있는 자료를 소개하는 바임.