2010-08-03
org.kosen.entty.User@7e5ce4bc
강용훈(kangyh)
분야
반도체소자/시스템
발행기관
Darsen D. Lu, Chung-Hsun Lin, Ali M. Niknejad and Chenming Hu
발행일
출판 예정인 논문
URL
첨부파일
FinFET은 기존 Planar 형태의 CMOS 소자에 비해 낮은 도핑농도로 구현이 가능하여 Random Dopant Fluctuation(RDF)에 따르는 Vth 변동성이 낮다. 이는 Processor 설계시 Vdd를 낮출 수 있도록 하여 고성능 저전력을 구현할 수 있게 한다. 반면 Lithography에 의해 발생하는 Channel 길이와 Fin의 폭의 변동성은 최소화 하는 노력이 필요하다. 본 분석물은 이러한 변동성을 시뮬레이션 하고 BSIM-CMG에 기초하여 효율적인 모델을 하는 방법에 대해 설명하고 있다.
추천 리포트
-
리포트 평점
해당 콘텐츠에 대한 회원님의 소중한 평가를 부탁드립니다. -
0.0 (0개의 평가)