지식나눔

ITRS(반도체 로드맵관련) 항목중 Wafer Overlay Control(nm) 설명 부탁

안녕하세요, 제가 ITRS 2004 Metrology 내용중에 Wafer overlay control(nm)항목에 대한 정확한 의미를 몰라 문의드립니다. 제가 알고자 하는 내용은 이 수치가 Stepper 또는 Aligner의 이송장치의 정밀도와 관계가 있는 건지에 대한 궁굼증입니다. 제가 알기로는 다층의 Interconnection들이 mask alignment시의 발생될 수 있는 오차수준으로 알고 있습니다. 따라서 스테이지의 정밀도가 Wafer Overlay Control 수준이상으로 나와야 될 것 같은데, 아시는분 설명 부탁드립니다. 그럼 미리 감사합니다. 참고로 2004 ITRS 자료중 Wafer overlay control (nm) 수치는 다음과 같습니다. Wafer overlay control(nm) 35(2003), 32(2004), 28(2005), 25(2006), 23(2007) 등....
  • ITRS
  • Wafer Overlay conrol
  • 스테이지 정밀도
지식의 출발은 질문, 모든 지식의 완성은 답변! 
각 분야 한인연구자와 현업 전문가분들의 답변을 기다립니다.
답변 0