네트워크

정보통신

Analog VLSI Design Lab

다양한 기능을 포함한 Analog 및 Mixed-Signal VLSI 설계분야에서 충실한 역량을 가진 인재를 배출하고 첨단 설계 기술의 발전에 기여하며 국내외 산업의 발전에 기여하고자 한다.

국가

대한민국

소속기관

세종대학교 (학교)

연락처

책임자

김준엽 jkim@sejong.ac.kr

소속회원 0