KOSEN 한인과학기술자네트워크

첨단산업에서 생산 중인 혹은 생산 예정인 제품의 수명은 향후 기술적 trend의 정확한 예측에 크게 의존한다. 기술적 대체품이 많고 고객 구매에 대한 불확실성이 큰 시장환경 속에서 정확한 예측이야말로 첨단산업의 성공과 실패를 가늠할 수 있는 중요한 guide가 되기 때문이다. 많은 매체들이21세기 기술을 선도할 산업분야를 IT, BT, NT로 분류하곤 한다. 한국에서 IT산업은 1980년대 이후 성공적인 launching을 이뤄낸 반도체로 대표되고 있다. DRAM, Flash memory등의 메모리 반도체 양산을 통한 집중적인 기술 축적으로 칩 제조에 관한 전공정과 실장(패키징)의 후공정 기술이 병행하여 발전되어왔다. 온냉탕을 오가는 반도체 경기 사이클을 경험하며, 앞으로의 시장을 예측하기가 더욱 어려워진 현실에서 이러한 반도체 재료를 다루는 이들의 고충은 참으로 크다 할 수 있겠다. 반도체 재료와 장비 부분에서의 세계적인 경쟁력이 부족한 한국의 현실에서 반도체 분야 중 특히, 후공정에 해당되는 실장(패키징)에 적용되는 차세대 기술의 트렌드를 간략히 살펴보고자 한다. 반도체에서 메모리 기술의 발전 추세는 단일칩의 집적도가 증가하는 방향으로, 면적은 줄어드는 방향으로, 혹은 가격 대 성능비가 우수한 기술 방향으로 발전되어 왔다. 최근에는 휴대 기기의 발전으로 점차 얇은 반도체 부품의 요구 역시 증대되고 있다. 이러한 고집적화와 경박단소화의 경향으로 인해 board위에 장착되는 부품의 수는 점차 줄어들게 되었다. 반도체 부품의 경박-고집적화 경향으로 인해 하나의 칩 위에 다양한 성능의 칩 구조를 구현하려는 System-On-Chip(SOC)과 기능이 다른 여러 칩들을 하나의 패키지 기판 위에서 적층하거나 다양한 단일 패키지를 하나의 패키지에 적층하는 System In Package(SIP)의 형태로 발전하고 있다. SIP기술은 Multi Chip Module(MCM) 기술의 연장으로서 소수의 칩들과 수동소자들을 실장하여 특수한 기능을 갖도록 한 소형 MCM이다. 특히, 대표적인 SIP인 Stack-CSP의 경우 얇은 칩 또는 얇은 패키지 적층을 통해 두께 방향의 적층 밀도를 높여 패키지의 효율을 극대화하는 것으로 Portable 디지털 가전기기인 PDA, 휴대폰 등에 많이 이용되고 있다. 이 경우 사용되는 칩들은 Flash, SRAM, DRAM, Analog 소자, logic 소자, DSP(digital signal processor) 등으로 휴대용 전자기기의 크기와 무게를 줄이고 제품대 성능비에서 저렴한 실장 기술을 제공하고 있다. SIP의 사용 예는 DSP-SRAM-Flash의 조합, ASIC 혹은 ASSP-memory의 조합, graphic-memory 등의 조합으로 사용되고 있으며, 특히 -RF/무선 통신, 플래시 메모리 카드, 네트워킹과 컴퓨팅, 카메라 모듈용 이미지 센서 분야에 주로 적용되고 있다. 이 패키지의 장점은 개발 기간이 짧고 저가로 제작 가능하다는 것이며, 단점으로는 다수 chip중에 하나라도 실장 중에 이상이 발생하는 경우에 다른 정상적인 칩들을 폐기해야 하므로 최종 수율의 관리가 중요하다. SIP가 가지는 중요한 장점 중 다른 하나는 서로 다른 특성의 반도체 칩을 동일 지지부재에 사용할 수 있다는 것이다. 즉, Silicon칩, GaAs칩, Ge칩, SiGe칩과 같이 하나의 칩 상에 구현하기에는 어려움이 있는 이종칩들을 하나의 패키지 안에 묶을 수 있다는 것이다. SOC는 고성능 제품으로 제품의 사용주기가 긴 제품에 유리하며, SIP는 휴대폰, PDA 등의 디지털 가전제품처럼 사용주기가 짧은 부분에 사용된다. 반도체 칩제조사의 경우 이를 해소하기위해 궁극적으로 One-Chip으로 해결할 방법을 찾을 것이며, assembly업체나 field의 고객들은 빠른 대응과 변신이 가능한 SIP가 현재의 좋은 대안이 될 것이다. 즉, SOC가 궁극적인 지향점이라 할 지라도 현재의 추세는 SIP가 대세인 것은 분명하다. 휴대폰에 주로 쓰이는 SIP인 Stack-CSP는 재료적인 측면에서 칩과 칩, 칩과 지지부재(substrate), 칩과 wire-bond 등의 다양한 계면이 존재하며, 단품칩에 비해 응력집중이 심화되어 Moisture Resistance Test 및 Temperature Cycling Test에서 패키지 신뢰성에 문제를 발생시킬 수 있다. 더구나, 친환경소재 적용에 따른 고온 솔더링 공정은 신뢰성의 문제를 더욱 악화시킬 수 있다. 이러한 문제는 패키지 디자인의 최적화나 혹은 재료의 최적화로 해결할 수 있다. 이제 SIP가 적용되는 Stack-CSP칩은 1mm이하의 두께에 4개 이상의 반도체chip이 실장되는 단계에 이르고 있다. 한국 IT산업의 현재와 미래는 멀리 있지 않다. 바로 여러분의 손 안, 휴대폰에서부터 자라나고 있는 것이다.