KOSEN 한인과학기술자네트워크

주식회사 후지츠 연구소는, 차세대의 CMOS 트랜지스터에 이용되는 고유전율 게이트 절연막에 대해, 낮은 Leak 전류와 높은 열적 안정성을 가진다고 기대되는 하프늄•알루미네이트(HfAlO)의 조성비를 최적화하는 것에 성공해, 800℃의 고온을 거쳐도 특성이 열화 하지 않는 것을 확인했다. 1. 개발 배경 CMOS 트랜지스터는, 고성능화를 위해 미세화가 진행되어, 게이트 절연막은 가까운 장래에 1나노미터 이하가 될 것으로 예상되고 있다. 기존, CMOS 트랜지스터에는 게이트 절연막으로서 실리콘 산화　(SiO2) 막이 이용되어 왔지만, 이 막두께가 1나노미터 정도가 되면, 1) 절연 성능의 저하에 의해 Leak 전류가 증가하기 때문에 소비 전력이 증가하고, 2) 붕소 등의 불순물이 상부의 게이트 전극으로부터 절연막 중으로 확산하여 트랜지스터로서의 성능이나 신뢰성을 저하시키는 새로운 문제를 낳는다. 그 때문에, 현재 고유전율 게이트 절연막의 개발이 활발하게 진행되고 있다. 2. 과제 고유전율 게이트 절연막은, SiO2막에 비해 유전율이 높기 때문에 전기적 특성을 열화 시키지 않고 게이트 절연막으로서의 실효적인 두께를 얇게 하는 것이 가능하다. 그러나, 기존에 검토되어 온 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3) 등의 재료에서는, 절연성, 열적 안정성, 유전율 등의 특성을 모두 만족하는 성능을 가지는 것을 얻을 수 없었다. 예를 들어 하프늄 산화물에서는, 유전율에서는 뛰어난 특성을 가지지만, 500℃으로 결정의 격자가 정렬해 버려, 이것에 의해 생기는 Leak 전류에 의해 충분한 절연성을 얻을 수 있지 않았다. 또한 알루미늄 산화물에서는, 절연성은 뛰어나지만 유전율은 충분히 높지가 않았다. 이 때문에, 모든 특성을 만족하는 혼합계 재료의 조성을 최적화하는 수법의 개발과 이에 따른 재료 개발이 바람직하다고 여겨지고 있었다. 3. 개발기술 동사는, 지금까지의 고유전율 게이트 절연막이 가지는 문제점을 해결하기 위해서, 혼합계 재료인 하프늄•알루미네이트(HfAlO)에 주목해, 분자 동역학 시뮬레이션과 실험에 의해 그 조성비를 최적화하는 것에 성공했다. 우선 분자 동역학 시뮬레이션에 의해, HfAlO막의 알루미늄 조성비가 20%이상이면 열처리에 의한 결정화를 억제할 수 있어 절연 특성을 개선할 수 있을 가능성이 있다는 결과를 얻었다. 실제로 알루미늄의 조성비를 계통적으로 바꾼 HfAlO막을 작성해, X선 회절로 결정 구조를 조사한 결과, 알루미늄이 들어가지 않는 하프늄 산화물(HfO2)에서는 500℃의 성막 직후에 이미 결정화하고 있는데 대해, 적어도 20%정도의 알루미늄을 혼합하는 것으로 결정화가 억제되어 800℃의 열처리에 대해도 결정화가 진행되지 않는 것을 발견했다. 또한, CMOS 트랜지스터의 중요한 지표인 게이트 Leak 전류를 조사했는데, 알루미늄 조성비가 20%로 최소가 되어 있는 것이 밝혀졌다. 유전율에 대해서도 하프늄 산화물에 뒤떨어지지 않는 것을 확인했다. 이상으로부터, 하프늄 산화물에 대해서 알루미늄을 20%정도 첨가한 하프늄•알루미네이트 절연막이, 차세대 CMOS 디바이스에 적용하는 고유전율 게이트 절연막으로서 유망하다는 것을 밝혀낼 수 있었다. 향후에는 본기술을 한층 더 발전시켜, 열적 안정성의 향상과 CMOS 트랜지스터의 전기적 특성 향상 등의 기술 과제에 임해, 차세대 CMOS　LSI의 개발을 가속해 간다.