- 2
- Transistor
- FET
- hysteresis
각 분야 한인연구자와 현업 전문가분들의 답변을 기다립니다.
-
답변
윤성민님의 답변
2012-04-13- 3
FET나 TFT의 전달특성 (보통 ID-VG라고 하는 특성)에서 드레인 전류에 대해 히스테리시스 현상이 보이는 경우가 있습니다.
(1) 일반적인 FET 또는 TFT의 경우, 문턱전압과 전계효과 이동도가 결정되고, 그에 해당하는 드레인전류 값을 도출할 수 있으나, 어떤 원인에 의해 제어할 수 없는 히스테리시스가 발생하는 경우, 소자의 문턱전압 값을 일정하게 유지할 수 없습니다. 결과적으로 구동 전압에 대해 얻을 수 있는 전류의 값을 예측할 수 없게 됩니다. 아울러 히스테리시스를 야기하는 문제들은 소자의 신뢰성에도 악영향을 끼칠 가능성이 많아 트랜지스터를 실제 사용하는 데 많은 문제를 야기하게 됩니다.
(2) 특히 OTFT의 전달특성에서 히스테리시스가 관찰되는 경우가 많은 것은 사실입니다만, 다른 TFT, 가령 산화물TFT나 폴리실리콘 TFT의 경우에도 제작공정에 문제가 있거나, 반도체/절연체 계면이 좋지 않거나, 혹은 게이트절연막의 품질에 문제가 있는 경우, 게이트 전류의 히스테리시스 현상이 관찰됩니다. 최근에는 소재 및 공정 기술 개발을 통해 이들 TFT에서는 히스테리시스가 없는 소자를 제작하는 것이 크게 어려운 문제가 되는 것 같지는 않습니다.
(3) 반면 같은 구조의 소자라고 하더라도 메모리의 기능을 구현하기 위해서는 ON 프로그래밍과 OFF 프로그래밍 후에 문턱전압의 의미있는 변화가 관찰되어야 합니다. 즉, 읽어내기 전압을 일정하게 유지할 때, 프로그래밍 전압의 차이에 따라 큰 전류의 차이를 만들어 주어야 메모리로서 기능하기 때문입니다. 이 때 만들어지는 드레인 전류 히스테리시스는, 제어가 가능해야 하며, 가역적이어야 하며, 소자 설계 지침 및 공정을 통해 재현이 가능해야 합니다. 따라서 소자의 공정 불량 등에 의해서 나타나는 히스테리시스 현상은 일반적으로 메모리 소자에 적용할 수가 없습니다
우선 간단히 답변드립니다.
-------------------------------------질문-------------------------------------
안녕하세요. Transistor의 gate hysteresis에 관해 질문을 드립니다.논문들을 보면 memory소자외에는 transistor의 gate hysteresis를피해야 한다고 하는데, 제가 비전공자라 이유를 찾기가 힘들어서 질문을 올립니다.1. gate hysteresis가 일반적인 전자회로의 성능에 어떤 악영향을 미치는 지요?2. Organic FET외에 다른 transistor들은 hysteresis가 무시할만 한지요?3. 왜 memory소자에는 hysteresis가 필요한지요?간단한 설명에 더하여, 참고 할수 있는 논문이나 서적이 있으면추천해 주시면 감사하겠습니다. -
답변
윤성민님의 답변
2012-04-14- 2
첨부파일
답변에 감사드립니다. 히스테리시스가 가역적이고 재현 가능하기만 하면, 일반적인 고집적회로에서도 문제가 없는것인지요? 예를들어 FET의 ON OFF문턱전압이 매우 다른경우 고집적회로에는 어떤영향을 미칠런지요?