2023-11-26
org.kosen.entty.User@2508a639
익명
- 1
안녕하세요, 반도체 입문 공부를 하고 있는데 high NA EUV issues 각각에 대해 이해가 잘 가지 않아 혹시 설명 해주실 분이 계실까요?
1. Half field overlay
2. post exposure delay
3. productivity loss in Half field imaging
4. Stitching image in High NA EUV
5. Horizontal Vertical Bias
6. ECO limitation
감사합니다.
- 반도체
- euv
- high na euv
지식의 출발은 질문, 모든 지식의 완성은 답변!
각 분야 한인연구자와 현업 전문가분들의 답변을 기다립니다.
각 분야 한인연구자와 현업 전문가분들의 답변을 기다립니다.
답변 1
-
답변
김주남님의 답변
2023-11-27- 1
반도체 공정 및 장비와 관련된 주제는 다소 복잡하고 전문적인 내용이지만, 최대한 간단하게 설명해보겠습니다.1. Half Field Overlay: 리소그래피에서 특정 영역의 두 개 이상의 층이 정확하게 정렬되어야 하는데, 이때 두 영역의 중첩 정도Issue: High NA(수치조리개) EUV 장비에서는 반도체 웨이퍼의 절반을 노출할 때 정렬 문제가 발생합니다.2. Post Exposure Delay (PED): 노광(exposure) 후에 반도체 웨이퍼가 얼마나 오랫동안 노출된 상태로 유지되는지를 나타냅니다.Issue: High NA EUV에서는 PED가 증가하여 노광 패턴의 형성에 네가티브한 영향을 미칩니다.3. Productivity Loss in Half Field Imaging: 반도체 공정에서 High NA EUV 장비를 사용할 때 웨이퍼 노출의 생산성이 감소하는 현상을 나타냅니다.Issue: 특히 반웨이퍼 노출 시간이 길어지거나 정렬 문제로 인해 생산성이 저하됩니다.4. Stitching Image in High NA EUV: High NA EUV에서는 여러 개의 노광 패턴을 조립하여 큰 영역을 노출하는데, 이를 스티칭이라고 합니다.Issue: 스티칭 프로세스에서 정확한 패턴의 연결이 어려워집니다.5. Horizontal Vertical Bias:High NA EUV에서는 수평과 수직 방향의 패턴 형성 시 차이가 발생하는데, 이를 수평 수직 편향이라고 합니다.Issue: 패턴의 정확성과 정렬에 영향을 미칠 수 있습니다.6. ECO Limitation: High NA EUV에서는 환경, 안전, 건강 등을 고려한 ECO(경제적, 생태적, 사회적) 측면에서의 제약이 발생합니다.Issue: 장비 운영 및 공정에 있어서 ECO 제약으로 인해 효율이 저하됩니다.