본 연구실은 차세대 고집적 반도체 소자, 실리콘 및 화합물 반도체 기판, 디스플레이(PDP, TFT-LCD 유기EL 등)의 초정밀 표면가공기술과 Smart 재료를 이용한 Micro 단위의 초소형 기계/전자 구조물을 제작하는 기술에 관한 연구를 수행하고 있습니다.
반도체 소자 제작을 위한 기술은 손톱만한 크기의 표면에 엄청난 정보를 담을 수 있도록 발전하고 있으며, 반도체 소자가 빠른 처리속도를 가지면서 많은 정보를 좁은 면적에 저장하기 위해서는 소자간의 절연, 다층 배선 구조의 형성이 필요하다. 따라서 이러한 요구를 달성하기 위하여 표면의 요철을 웨이퍼 전면에 걸쳐 평탄화시키는 기술이 CMP(Chemical Mechanical Planarization) 공정이다.
특히, CMP실험실은 초정밀 표면가공기술의 하나인 CMP 공정과 관련된 요소기술에 대해 20여년의 노하우를 가지고 있으며, 현재에는 CMP 공정의 체계화, 통합화, 지능화를 목표로 연구를 진행 중이다.